Chapter 06

추적: 코드와 반송파 붙잡기

5장의 획득은 “대략 여기쯤”을 찾는 일이었다. 반 칩(150 m)과 수백 Hz 단위다. 위치를 m 단위로 알려면 신호의 도착 시각을 칩의 수백분의 1까지 짚고, 위성이 움직여도 놓치지 않고 계속 따라가야 한다. 이 일을 하는 것이 추적 루프다. 이 장에서는 코드를 붙잡는 루프와 반송파를 붙잡는 루프가 각각 무엇을 재는지 본다.

얼리·프롬프트·레이트 세 상관기의 차이로 코드 위상을 맞추는 DLL을 시뮬레이터로 움직여 본다.
상관기 간격이 좁을수록 잡음과 다중 경로 오차가 줄어드는 이유를 안다.
PLL이 반송파 위상을 mm 단위로 재는 이유와, 의사거리(m)와 반송파 위상(mm)의 차이를 안다.
C/N0가 낮아지면 추적 잡음이 커지고 결국 신호를 놓치는 과정을 계산한다.

코드 추적: 얼리와 레이트의 균형

4장에서 코드 상관은 맞는 위치에서 봉우리를 이루는 삼각형 모양이었다(봉우리 양옆으로 1칩씩). 수신기는 복제 코드 셋을 함께 돌린다. 지금 생각하는 위치(프롬프트), 그보다 조금 이른 것(얼리), 조금 늦은 것(레이트). 맞게 붙잡았다면 얼리와 레이트는 삼각형 양쪽 비탈의 같은 높이에 있다. 신호가 조금 늦어지면 레이트가 커지고 얼리가 작아진다. 그 차이(E − L)로 복제 코드를 밀어 다시 균형을 맞춘다. 이것이 DLL(Delay Lock Loop)이다. 균형점의 프롬프트 위치가 곧 신호의 도착 시각, 의사거리다.

시소의 가운데 찾기

시소 양쪽에 같은 무게가 올라가면 수평이 된다. 얼리 상관과 레이트 상관을 양쪽에 올려 두고, 한쪽이 무거우면 복제 코드를 그쪽으로 조금 민다. 수평이 되는 자리가 신호가 도착한 시각이다. 반사파가 한쪽에만 무게를 더하면 수평점이 밀려 거리가 틀린다.

예측해 보기

반사파가 섞였을 때 상관기 간격을 0.5칩에서 0.1칩으로 좁히면 거리 오차는?

반사파는 상관 삼각형의 늦은 쪽만 부풀린다.

간격이 좁으면 봉우리 바로 옆만 보므로 늦은 반사파의 영향이 적다. 반사 세기 0.5, 지연 0.5칩일 때 이 책의 모델로 약 37 m에서 약 7 m로 준다. 0이 되지는 않는다. 아래에서 간격을 바꿔 보자.

SIMULATOR

얼리·프롬프트·레이트와 다중 경로

얼리–레이트 간격 반사파 세기(직접파 대비) 반사파 지연

DLL이 붙잡은 위치—

다중 경로 오차—

이 간격의 최대 오차(반사 세기 그대로)—

그래프: 직접파 상관(점선), 반사파 상관(점선), 합(실선)과 얼리(E)·프롬프트(P)·레이트(L) 위치. 해볼 것: ① 반사파 세기를 0으로 두면 P가 0칩(진짜 위치)에 붙는다. ② 반사파를 0.5배, 0.25칩 지연으로 넣으면 합이 기울어 P가 늦은 쪽으로 약 24 m 밀린다. ③ 간격을 0.1칩(좁은 상관기)으로 줄이면 같은 반사에서 오차가 약 7 m로 준다. 최대 오차는 대략 반사 세기 × 간격 ÷ 2칩이다. ④ 반사 지연이 1 + 간격/2 칩보다 길면 오차가 사라진다(삼각형이 겹치지 않음). 모델: 무한 대역폭의 삼각형 상관, 반사파는 직접파와 같은 위상, E − L = 0이 되는 점을 계산. 1칩 = 293 m.

그래서 정밀 수신기는 좁은 상관기(0.1칩 안팎)를 쓴다. 대신 넓은 대역폭으로 신호를 받아야 삼각형 꼭대기가 뭉개지지 않는다. 다중 경로는 11장에서 도시 환경과 함께 다시 본다.

반송파 추적: 파장의 몇 분의 1

코드 칩은 293 m인데 L1 반송파의 한 파장은 19 cm다. 반송파 위상을 붙잡으면 거리 변화를 mm 단위로 잴 수 있다. 수신기는 프롬프트 상관의 위상을 0으로 유지하도록 복제 반송파의 위상을 맞추는 PLL(Phase Lock Loop)을 돌린다(항법 비트로 위상이 180° 뒤집히는 것은 무시하는 코스타스 루프). PLL은 두 가지를 낸다.

도플러: 속도를 cm/s 단위로 잰다. 휴대폰 속도 표시와 위치 다듬기에 쓴다.
반송파 위상(누적 사이클 수 + 소수): 거리 변화를 mm로 잰다. 다만 처음 붙잡을 때의 정수 사이클 수는 모른다(모호성). 12장의 RTK가 이 정수를 풀어 cm 정밀도를 얻는다. 신호가 잠깐 가려져 사이클을 놓치면 숫자가 건너뛴다(사이클 슬립).

C/N0와 추적 잡음

추적 루프의 잡음은 C/N0가 정한다. 신호가 약할수록 측정이 흔들리고, 어느 선 아래에서는 루프가 신호를 놓친다(PLL이 먼저, 그다음 DLL).

SIMULATOR

C/N0에 따른 측정 잡음

C/N0 DLL 루프 대역폭

코드(간격 0.5칩)—

코드(간격 0.1칩)—

반송파 위상(PLL 10 Hz)—

그래프: C/N0(가로)에 따른 거리 잡음(세로, 로그, m). 해볼 것: ① 40 dB-Hz에서 코드 잡음은 넓은 상관기 약 1.5 m, 좁은 상관기 약 0.7 m인데 반송파 위상은 약 1 mm다. 천 배 차이. ② C/N0를 22 dB-Hz 아래로 내리면 PLL 위상 잡음이 15°를 넘어(빨간 영역) 사이클 슬립·잠금 풀림이 잦아진다. 계산(표준 교과서 식, 열잡음만): σ_DLL = 칩 길이 × √(B_L·d / (2·C/N0) · (1 + 2/((2 − d)·T·C/N0))), σ_PLL = √(B_n/(C/N0) · (1 + 1/(2T·C/N0))) 라디안 × λ/(2π), 적분 T = 20 ms.

핵심 정리

DLL: 얼리와 레이트 상관이 같아지도록 복제 코드를 민다. 균형점의 프롬프트 위치 = 의사거리.
다중 경로는 상관 삼각형을 기울여 DLL을 늦은 쪽으로 민다. 좁은 상관기가 오차를 줄인다. 반사 지연이 1 + d/2칩보다 길면 영향이 없다.
PLL: 반송파 위상을 붙잡아 도플러(속도)와 반송파 위상(mm)을 낸다. 정수 사이클은 모르고(모호성), 놓치면 사이클 슬립.
40 dB-Hz에서 코드 잡음 약 1 m, 반송파 약 1 mm. C/N0가 20 dB-Hz대로 내려가면 추적이 불안해진다.

확인 퀴즈

DLL이 균형을 맞추는 기준은?

E − L = 0인 점의 프롬프트 위치가 도착 시각이다.

좁은 상관기(간격 0.1칩)의 장점은?

대신 넓은 수신 대역폭이 필요하다.

반송파 위상 측정이 코드 측정보다 정밀한 이유는?

같은 비율로 쪼개도 짧은 자로 재는 쪽이 정밀하다. 대신 정수 사이클이 모호하다.

사이클 슬립이란?

RTK(12장)는 사이클 슬립을 찾아 모호성을 다시 푼다.